idw – Informationsdienst Wissenschaft
Nachrichten, Termine, Experten
Nachrichten, Termine, Experten
In der Leiterplattenfertigung hieß es bislang: Chips gehören auf die Leiterplatte, wobei herkömmliche und mitunter teure Verbindungstechniken indessen an ihre Grenzen stoßen. Das muss aber nicht sein. Denn durch die Technologie des Chip-in-Polymer (CiP) lassen sich ICs direkt in das Substrat einbetten.
Mit dem von Forschern des Fraunhofer-Instituts für Zuverlässigkeit und Mikrointegration IZM entwickelten und inzwischen patentierten Verfahren lässt sich für Leiterplattenhersteller nicht nur eine Steigerung in der Wertschöpfungskette, sondern auch eine wesentlich höhere, insbesondere thermo-mechanische Materialzuverlässigkeit erzielen. Ursprünglich wurde der Technologieprozess für bis zu 50 µm dünne Chips entwickelt, doch mittlerweile kann auch mit Chips herkömmlicher Dicke gearbeitet werden.
Durch die spezielle Einbettungstechnik und den Verzicht auf Bonddrähte oder bleihaltige Lötverbindungen sind die präzise bestückten Chips nach außen abgeschirmt, wodurch sie über hervorragende HF-Eigenschaften verfügen, was die Technologie insbesondere für den Mobilfunk oder die Automobilindustrie interessant macht.
Die CiP-Technologie, die im Rahmen des EU-Projekts "Hiding Dies" entstand und an der auch Industrieunternehmen wie Nokia oder Philips beteiligt sind, wurde in Fertigungslinien namhafter Leiterplattenhersteller getestet und fließt derweil in konkrete Anwendungen, etwa als 2 GHz-Powerelektronik-Modul für Handys, als KFZ-Radarsystem oder Chipkartenmodul.
Trotz einer innovativen Technologie kommen für den Herstellungsprozess herkömmliche PCB-Verfahren und Materialien zum Einsatz, sodass kostenintensive Gerätemodifikationen vermieden werden: Nach der Chipbestückung erfolgt deren Vakuumlaminierung in den Mikrovialayer bzw. Multilayer. Mittels Laserbohrung erzeugte Vias werden mit Kupfer metallisiert, das abschließend zur Strukturierung der Leiterbahnen dient (s. Abb. 2).
Momentan gilt eine Verschiebung der Logistik noch als Einstiegsbarriere für Leiterplatten- und Baugruppenhersteller. Doch mit seinen optimierten Eigenschaften zu konkurrenzfähigen Preisen dürfte das Verfahren zu einer der favorisierten Packaging-Technologien werden.
Bestückte Leiterplatte in CiP-Technologie
FhG-IZM
None
1. Diebonding 2. Vakuumlaminierung in Multilayer 3. Laserbohren von Vias zu Chip und Substrat 4. ...
FhG-IZM
None
Merkmale dieser Pressemitteilung:
Elektrotechnik, Energie, Informationstechnik, Maschinenbau
überregional
Forschungsergebnisse, Forschungsprojekte
Deutsch
Bestückte Leiterplatte in CiP-Technologie
FhG-IZM
None
1. Diebonding 2. Vakuumlaminierung in Multilayer 3. Laserbohren von Vias zu Chip und Substrat 4. ...
FhG-IZM
None
Sie können Suchbegriffe mit und, oder und / oder nicht verknüpfen, z. B. Philo nicht logie.
Verknüpfungen können Sie mit Klammern voneinander trennen, z. B. (Philo nicht logie) oder (Psycho und logie).
Zusammenhängende Worte werden als Wortgruppe gesucht, wenn Sie sie in Anführungsstriche setzen, z. B. „Bundesrepublik Deutschland“.
Die Erweiterte Suche können Sie auch nutzen, ohne Suchbegriffe einzugeben. Sie orientiert sich dann an den Kriterien, die Sie ausgewählt haben (z. B. nach dem Land oder dem Sachgebiet).
Haben Sie in einer Kategorie kein Kriterium ausgewählt, wird die gesamte Kategorie durchsucht (z.B. alle Sachgebiete oder alle Länder).
