idw – Informationsdienst Wissenschaft

Nachrichten, Termine, Experten

Grafik: idw-Logo
Thema Corona

Science Video Project
idw-Abo

idw-News App:

AppStore

Google Play Store



Share on: 
04/14/2021 12:49

Sicher und souverän: Entwicklung von frei verfügbaren Werkzeugen zur Verifikation quelloffener Prozessordesigns

Katja Werner Presse
IHP - Leibniz-Institut für innovative Mikroelektronik

    Sicherheitschips sind für viele Anbieter elektronischer Geräte, von den kleinsten persönlichen Geräten bis hin zu Automobilen, essenziell. Sie führen kryptographische Operationen aus und sollen Manipulationen, Fehlfunktionen und Unfälle verhindern. Diese Chips sollten offen, flexibel anpassbar und möglichst mathematisch bewiesen sicher sein. Angesichts globaler Wertschöpfungsketten mit zahlreichen Akteuren stellt die Versorgung mit derartigen kosteneffizienten Komponenten eine große Herausforderung dar. Quelloffene Prozessoren bieten hier eine vielseitige Alternative, solange ihre Sicherheit mit den Werkzeugen zum Schaltungsentwurf EDA gewährleistet werden kann.

    Vertrauenswürdigkeit und Sicherheit spielen in der Elektronik eine wichtige Rolle und werden umso bedeutender, je mehr Bereiche des Alltags von der Digitalisierung und Automatisierung beeinflusst werden – sei es die Fahrt im Auto oder die Arbeit im smarten Home Office. Doch wie können diese Aspekte in den Fokus gerückt werden, wenn die einzelnen Bauteile von verschiedensten Herstellern entlang einer globalen Wertschöpfungskette stammen?

    Um hierauf Antworten zu finden, hat das Bundesministerium für Bildung und Forschung (BMBF) die Förderinitiative „Vertrauenswürdige Elektronik (ZEUS)“ ins Leben gerufen. Durch die Erforschung, Entwicklung und Anwendung von vertrauenswürdiger Elektronik soll ein Beitrag zur technischen Souveränität in Deutschland und Europa geleistet werden. Um dieses Vorhaben zu unterstützen, beschäftigt sich ein Projektkonsortium um das Leibniz-Institut für innovative Mikroelektronik (IHP) mit Open-Source-Ansätzen für den Entwurf von Computerchips: Das am 1. März 2021 offiziell gestartete Projekt HEP (HEP -Härtung der Wertschöpfungskette durch quelloffene, vertrauenswürdige EDA-Tools und Prozessoren) hat zum Ziel, wesentliche Teile der Wertschöpfungskette von sicherheitsrelevanten Chips durch quelloffene Technologien zu realisieren.

    Die nächste Hardware-Generation

    Im Zentrum des Projekts HEP stehen RISC-V-Prozessoren. RISC-V ist eine neue, offene und freie Befehlssatzarchitektur, die beschreibt, wie der Prozessor genutzt werden kann. RISC-V gilt als vielversprechender quelloffener Standard für viele Einsatzbereiche. Ziel des Projekts ist die Entwicklung eines gehärteten, formal verifizierten RISC-V Prozessors, der kryptographische Operationen mit speziellen Hardwarestrukturen beschleunigen kann.
    Die Härtung des Chips zielt darauf ab, möglichst wenige Schwachstellen für physikalische Angriffe auf das System zu bieten. Die Modifizierbarkeit eines verifizierten RISC-V-Prozessors bietet das Potential, sichere Anwendungen für das Internet der Dinge zu ermöglichen und z.B. in der Automobilbranche einen neuen Standard zu etablieren. Deshalb sollen im Projekt auch Erweiterungen für quelloffene Werkzeuge zum Schaltungsentwurf – sogenannte EDA (Electronic Design Automation) Tools – entwickelt und implementiert werden, die Härtungsmaßnahmen automatisiert in die Schaltungen integrieren. Außerdem soll untersucht werden, wie sich Hardware-Trojaner vom Design bis hin zur Fertigung einfügen lassen und welche Schutzmaßnahmen gegen solche Angriffe möglich sind.

    Das Leibniz-Institut für innovative Mikroelektronik (IHP) fokussiert sich in dem Projekt auf das physikalische Design von RISC-V Prozessoren. Ziel der abteilungsübergreifenden Forschungsaktivitäten ist dabei die zweckmäßige Verbindung von Entwurfs-Verifikation und selektiver Härtung des Systems, um so „einen großen Schritt in Richtung Designautomation hochkritischer Systeme im industriellen Umfeld“ zu gehen, wie Dr.-Ing. Markus Ulbricht, Leiter der Fault Tolerant Computing Gruppe des IHP, erläutert.

    Industrial Liaison Group verfolgt Weiterentwicklung – auch in kleinen und mittleren Unternehmen

    Der Demonstrator, an dem das Projektkonsortium arbeitet, soll im Anschluss in der industriellen Praxis eingesetzt werden. Hierzu wird eine Industrial Liaison Group gegründet, in der die Projektpartner die industrienahe Weiterentwicklung der Ergebnisse verfolgen. Neben dem Ausbau der Kompetenzen für IT-Hardware in der Automobilindustrie und im Internet der Dinge hat das Projekt HEP ebenso zum Ziel, kleine und mittlere Unternehmen zu unterstützen: Quelloffene Prozessoren gestalten nicht nur den Markteinstieg einfacher, sondern sorgen zudem für diversifizierte Wertschöpfungs- und Lieferketten, wodurch Abhängigkeiten reduziert und die Wettbewerbsfähigkeit gestärkt werden.

    Das Projekt HEP wird vom Leibniz-Institut für innovative Mikroelektronik (IHP) geleitet. Zu den Partnern gehören zudem:
    • IAV GmbH Ingenieursgesellschaft Auto und Verkehr
    • Elektrobit Automotive GmbH
    • Deutsches Forschungszentrum für Künstliche Intelligenz GmbH (DFKI)
    • Fraunhofer-Institut für Sichere Informationstechnologie (SIT)
    • Hochschule RheinMain, Forschungsschwerpunkt „Smarte Systeme für Mensch und Technik“ (SSMT)
    • Ruhr-Universität Bochum, Lehrstuhl für Security Engineering
    • Technische Universität Berlin, Department Security in Telecommunications

    Als assoziierte Partner sind die CARIAD SE (A Volkswagen Group Company), die HENSOLDT Cyber GmbH, die Hyperstone GmbH, die Robert Bosch GmbH und die Swissbit Germany AG dabei. Das Bundesministerium für Bildung und Forschung (BMBF) finanziert das Projekt HEP mit rund 3,64 Millionen Euro über einen Zeitraum von drei Jahren.

    Förderkennzeichen: ME1ZEUS012


    Contact for scientific information:

    Dr. Norbert Herfurth


    Criteria of this press release:
    Business and commerce, Journalists, Scientists and scholars
    Electrical engineering, Information technology, Media and communication sciences, Physics / astronomy, Traffic / transport
    transregional, national
    Cooperation agreements, Research projects
    German


    Entwicklung von frei verfügbaren Werkzeugen zur Verifikation quelloffener Prozessordesigns


    For download

    x

    Help

    Search / advanced search of the idw archives
    Combination of search terms

    You can combine search terms with and, or and/or not, e.g. Philo not logy.

    Brackets

    You can use brackets to separate combinations from each other, e.g. (Philo not logy) or (Psycho and logy).

    Phrases

    Coherent groups of words will be located as complete phrases if you put them into quotation marks, e.g. “Federal Republic of Germany”.

    Selection criteria

    You can also use the advanced search without entering search terms. It will then follow the criteria you have selected (e.g. country or subject area).

    If you have not selected any criteria in a given category, the entire category will be searched (e.g. all subject areas or all countries).