idw – Informationsdienst Wissenschaft
Nachrichten, Termine, Experten
Nachrichten, Termine, Experten
In der Informatik gilt noch immer das Gesetz, dass sich alle zwei Jahre die Speicherkapazität eines Chips verdoppelt während sich sein Preis in derselben Zeit halbiert. Doch gilt dieses Gesetz nur für die Speicherkapazität. Gleichzeitig soll auch die Rechengeschwindigkeit der Chips erhöht werden. Unter wirtschaftlichen Gesichtspunkten ist es daher geboten, die Auslastung eines Chips so zu optimieren, dass des-sen Speicherkapazität zur Bewältigung seiner Aufgaben nicht maßlos erhöht zu werden braucht und er dennoch seine hohe Arbeitsge-schwindigkeit behält. Diese Optimierung leisten programmierbare Mik-rochips, sogenannte Programmable Logic Devices (PLDs).
Für den Studiengang Elektronik / Technische Informatik der Fachhoch-schule Aalen ist der Bezug zum Einsatz von Elektronik im Zusammen-spiel mit Informatik in der Wirtschaft von großer Bedeutung, um den Absolventen einen idealen Einstieg in das Berufsleben gewähren zu können. Auf Einladung von Prof. Dr. Manfred Bartel hielt daher Chris-toph Fritsch von der Firma Altera vor Studierenden der FH ein Seminar über programmierbare digitale Systeme mit dem Schwerpunkt des Sys-temdesigns. Dabei folgt der Designstil freilich weniger ästhetischen Ge-sichtspunkten als vielmehr der logischen Anordnung von Speicher- und Logikblöcken auf einem vorgefertigten Siliziumchip (PLD). Bei der An-ordnung müssen die beiden gegenläufigen Leistungsmerkmale, Kosten und Verarbeitungsgeschwindigkeit, effektiv auf die geplante Chipan-wendung zugeschnitten werden. Davon betroffen sind alle auftretenden Bereiche wie Datentransport, -speicherung und -verarbeitung.
Es entsteht z.B. eine Speicherhierarchie aus vielen langsamen, aber billi-gen und sehr schnellen, aber teuren Speichern, die im System wie ein Gesamtspeicher wirken, der gleichzeitig billig und sehr schnell ist. Bei der Datenverarbeitung werden heutzutage sehr häufig, die erwähnten programmierten Bausteine eingesetzt, in die logische Gatterschaltungen implementiert werden.
Fragt man sich, wie denn die anwendungsspezifische Logik nun in den programmierbaren Baustein gelangt, betritt man die vielschichtige Ebe-ne der "Programmierbarkeit von Programmierbarkeit", wie sich Fritsch ausdrückte. Zum Design der Siliziumstrukturen muss die Ebene des De-sign-Flow (Entwurfsablauf) beherrscht werden, welche die spezifische Arbeitsumgebung eines programmierbaren Bausteins berücksichtigt. Die Programmierung der Hardware übernimmt eine von Altera für ihre Bau-steine angebotene Software. Diese integriert vorgefertigte Algorithmen in die Bausteine, sogenannte IP-Cores (Intellectual Property-Cores), die das geistige Eigentum des jeweiligen Entwicklers anzeigen.
Wurde mit Hilfe dieser Software die Hardwarestruktur programmiert und wurde dabei eine Prozessorarchitektur erzeugt, tritt die zweite E-bene der Programmierbarkeit in Erscheinung. Der Prozessor muss nun mit einem Datenstrom versorgt werden, den dieser interpretierend ver-arbeitet. Das entspricht der konventionellen Vorstellung von Program-mierbarkeit. Ein solches Programm kann dann ebenfalls in einem pro-grammierbaren Baustein abgelegt werden, womit alle Systemkompon-ten auf einem Chip implementiert sind. Daher rührt die Bezeichnung "System-on-Programmable-Chip (SOPC)" für die komplette Programmie-rung der Programmierbarkeit.
Die zweifache Programmierbarkeit, erst die Hardwarestruktur und da-nach die Funktion, stellt ein sehr wirtschaftliches Vorgehen dar. Zudem wird so firmeninternes Know-How gesichert, da keine weiteren Firmen an der Herstellung der Chips beteiligt sind. Das bequeme Updaten der Hardware durch eine neue oder verbesserte Programmierung hat zu-dem den Vorteil, dass der Anwender mit seiner Produktion schneller am Markt ist, als wenn er sich die entsprechende Hardwarekomponenten erst zulegen müsste.
"Diese Entwicklung ist derart bedeutsam, dass wir sie mit Studien- und Diplomarbeiten und in den Vorlesungen begleiten werden", erklärte Prof. Dr. Manfred Bartel am Rande des Seminars. Eine handvoll Studie-render ist mit dem Entwurf von Prozessorarchitekturen beschäftigt, mit vielversprechenden Ergebnissen, wie ihr Betreuer erfreut versichert.
Kontakt:
Prof. Dr. Manfred Bartel
Tel. 07361/576-182 (Büro) / -107 (Sekretariat)
Manfred.Bartel@fh-aalen.de
Christoph Fritsch an der FH Aalen
None
Merkmale dieser Pressemitteilung:
Informationstechnik
regional
Buntes aus der Wissenschaft, Studium und Lehre
Deutsch
Christoph Fritsch an der FH Aalen
None
Sie können Suchbegriffe mit und, oder und / oder nicht verknüpfen, z. B. Philo nicht logie.
Verknüpfungen können Sie mit Klammern voneinander trennen, z. B. (Philo nicht logie) oder (Psycho und logie).
Zusammenhängende Worte werden als Wortgruppe gesucht, wenn Sie sie in Anführungsstriche setzen, z. B. „Bundesrepublik Deutschland“.
Die Erweiterte Suche können Sie auch nutzen, ohne Suchbegriffe einzugeben. Sie orientiert sich dann an den Kriterien, die Sie ausgewählt haben (z. B. nach dem Land oder dem Sachgebiet).
Haben Sie in einer Kategorie kein Kriterium ausgewählt, wird die gesamte Kategorie durchsucht (z.B. alle Sachgebiete oder alle Länder).
